Dũng Virgo
Trong cuộc đua phát triển chip tiên tiến, EUV thường được xem là nền tảng quan trọng để tạo ra các cấu trúc bán dẫn ngày càng nhỏ. Tuy nhiên, các hạn chế về khả năng tiếp cận thiết bị này đang thúc đẩy Trung Quốc tìm kiếm một hướng đi khác.
Tại sự kiện IC WORLD diễn ra ở Bắc Kinh ngày 16/9, Ye Tianchun, kỹ sư trưởng của National Major Special Project 02, cho biết Viện Vi điện tử thuộc Viện Hàn lâm Khoa học Trung Quốc (CAS) đã hoàn thành giai đoạn tích hợp quy trình ban đầu cho transistor GAA. Điểm đáng chú ý là các transistor này sử dụng những kênh nanosheet xếp chồng và được chế tạo bằng máy quang khắc DUV.
Cách tiếp cận này không đồng nghĩa Trung Quốc đã sản xuất được chip 3 nm thương mại. Thành quả được công bố mới là bằng chứng cho thấy một hướng công nghệ có tính khả thi, còn rất nhiều bước phải hoàn thiện trước khi có thể áp dụng trong dây chuyền sản xuất hàng loạt.
DUV kết hợp GAA để tiến tới cấu trúc dưới 3 nm
Trong quy trình chế tạo chip, DUV và EUV là hai công nghệ quang khắc sử dụng ánh sáng có bước sóng khác nhau để in các chi tiết siêu nhỏ lên tấm wafer. EUV có ưu thế khi tạo ra những hoa văn phức tạp ở kích thước rất nhỏ, nhưng hệ thống thiết bị đắt đỏ, phức tạp và khó tiếp cận.
Thay vì chờ đợi một thiết bị quang khắc hoàn toàn mới, nhóm nghiên cứu Trung Quốc đang tận dụng nền tảng DUV sẵn có, sau đó kết hợp với kiến trúc transistor GAA. Mục tiêu là tăng mật độ bóng bán dẫn và cải thiện khả năng kiểm soát dòng điện, qua đó hướng tới các công nghệ tương đương tiến trình 3 nm.
GAA là viết tắt của Gate-All-Around, tạm dịch là cổng bao quanh toàn bộ. Đây được xem là kiến trúc transistor thế hệ tiếp theo sau FinFET. Với FinFET, cổng điều khiển bao phủ ba mặt của kênh dẫn. Trong khi đó, GAA bao quanh kênh từ mọi phía, giúp kiểm soát dòng điện chặt chẽ hơn.
Ở hướng nghiên cứu của CAS, các kênh dẫn dạng nanosheet được xếp chồng theo chiều dọc. Cấu trúc ba chiều này cho phép bố trí nhiều kênh trong một không gian nhỏ, đồng thời mở ra khả năng nâng cao mật độ transistor mà không nhất thiết phải phụ thuộc hoàn toàn vào việc thu nhỏ mọi chi tiết bằng quang khắc.
Kết quả thử nghiệm vượt ngưỡng kỳ vọng
CAS cho biết các transistor thử nghiệm đạt tỷ lệ dòng bật/tắt Ion/Ioff khoảng 9,7×105 và 7,6×105. Những con số này cao hơn ngưỡng 5×105 mà nhóm nghiên cứu đặt ra ban đầu.
Tỷ lệ Ion/Ioff là một chỉ số quan trọng trong đánh giá transistor. Ion thể hiện dòng điện khi transistor ở trạng thái bật, còn Ioff là dòng rò khi transistor ở trạng thái tắt. Tỷ lệ càng cao thường cho thấy linh kiện có khả năng chuyển đổi rõ ràng hơn và kiểm soát dòng rò tốt hơn.
Trong các tiến trình nhỏ, dòng rò là một vấn đề đặc biệt đáng quan tâm. Khi kích thước transistor giảm, việc duy trì trạng thái tắt ổn định trở nên khó khăn hơn. Nếu dòng rò tăng, chip có thể tiêu thụ nhiều điện năng hơn, phát nhiệt lớn hơn và ảnh hưởng đến độ tin cậy của thiết bị.
Vì vậy, kết quả Ion/Ioff của mẫu thử cho thấy kiến trúc GAA kết hợp với DUV có thể đáp ứng một số yêu cầu kỹ thuật ban đầu. Dù vậy, chỉ số của transistor đơn lẻ chưa thể phản ánh đầy đủ hiệu năng, độ bền hay khả năng sản xuất của cả một con chip.
Vì sao chưa thể gọi đây là chip 3 nm hoàn chỉnh?
Khoảng cách giữa việc chế tạo được transistor thử nghiệm và sản xuất chip thương mại là rất lớn. Một quy trình hoàn chỉnh không chỉ bao gồm công đoạn tạo transistor mà còn phải kết hợp chính xác hàng loạt bước xử lý vật liệu và kiểm tra.
Những hạng mục cần được tiếp tục giải quyết gồm:
- Lắng đọng các lớp vật liệu với độ đồng đều cao.
- Khắc chính xác những cấu trúc có kích thước rất nhỏ.
- Làm sạch bề mặt mà không làm hư hại các lớp đã hình thành.
- Đo kiểm các thông số điện và kích thước của linh kiện.
- Tích hợp transistor vào các lớp kết nối của mạch.
- Kiểm soát tỷ lệ chip đạt chuẩn sau mỗi lô sản xuất.
Đặc biệt, khi các kênh nanosheet được xếp chồng, yêu cầu về căn chỉnh, cách ly và kiểm soát sai số sẽ cao hơn. Một sai lệch nhỏ trong quá trình chế tạo cũng có thể ảnh hưởng đến hiệu suất hoặc khiến tỷ lệ sản phẩm lỗi tăng mạnh.
Do đó, thông tin từ CAS nên được hiểu là kết quả của giai đoạn phát triển thiết bị và tích hợp quy trình ban đầu. Nó chưa chứng minh rằng Trung Quốc đã có thể sản xuất hàng loạt chip 3 nm bằng DUV, cũng chưa cho thấy EUV đã trở nên không cần thiết.
GAA giải quyết bài toán gì trên các node nhỏ?
FinFET đã trở thành kiến trúc phổ biến trong nhiều thế hệ chip, nhưng khi kích thước tiếp tục giảm, khả năng kiểm soát dòng điện của cấu trúc này dần gặp giới hạn. Cổng điều khiển chỉ bao phủ ba mặt kênh dẫn có thể không đủ để hạn chế dòng rò ở những kích thước rất nhỏ.
GAA khắc phục một phần vấn đề bằng cách bao quanh kênh dẫn. Nhờ đó, điện trường có thể tác động hiệu quả hơn lên kênh, giúp transistor chuyển đổi giữa trạng thái bật và tắt chính xác hơn. Các nanosheet xếp chồng cũng tạo thêm không gian để tăng số lượng kênh trong một khu vực giới hạn.
Tuy nhiên, ưu điểm về mặt thiết kế đi kèm với độ phức tạp cao hơn trong sản xuất. Các lớp vật liệu phải được tạo ra với độ chính xác lớn, trong khi quy trình khắc và loại bỏ vật liệu tạm thời cần được kiểm soát chặt chẽ. Đây là lý do GAA không thể chỉ được xem như một giải pháp thay thế đơn giản cho FinFET.
Trung Quốc muốn xây dựng lộ trình công nghệ riêng
Điểm đáng chú ý trong nghiên cứu này không chỉ nằm ở việc sử dụng DUV thay cho EUV. Quan trọng hơn, nó phản ánh nỗ lực xây dựng một lộ trình phù hợp với năng lực công nghiệp hiện có của Trung Quốc.
Theo CAS, Trung Quốc đã trải qua nhiều thập kỷ phát triển công nghệ mạch tích hợp, từ 3 micron xuống các thế hệ 7 nm và 5 nm. Viện Vi điện tử đã nghiên cứu 10 thế hệ công nghệ và tham gia phát triển 7 thế hệ trong số đó.
Viện này hoàn thành tích hợp CMOS 22 nm từ năm 2008. Trong giai đoạn 2012-2015, trọng tâm được chuyển sang cải thiện FinFET từ 14 nm xuống 3 nm. Từ năm 2020, các nghiên cứu tiếp tục hướng tới GAA dưới 3 nm.
Chuỗi nghiên cứu kéo dài cho thấy thành quả hiện tại không xuất hiện một cách riêng lẻ. Nó là kết quả của quá trình tích lũy kiến thức về transistor, vật liệu, thiết bị và tích hợp quy trình. Tuy nhiên, nền tảng nghiên cứu lâu năm vẫn cần được chuyển hóa thành năng lực sản xuất ổn định với chi phí và tỷ lệ thành phẩm phù hợp.
Đây cũng là yếu tố quan trọng trong bối cảnh chip tiên tiến ngày càng được sử dụng rộng rãi cho máy chủ, thiết bị di động và hệ thống AI. Sự phát triển của hạ tầng AI đang tạo thêm nhu cầu đối với các bộ xử lý hiệu năng cao và bộ nhớ tốc độ lớn, như phân tích trong bài Trung tâm dữ liệu AI khiến hạ tầng Mỹ chịu áp lực lớn.
Những thách thức kỹ thuật vẫn còn phía trước
Khi transistor tiến xuống các kích thước nhỏ hơn, nhiều hiện tượng vật lý trở nên khó kiểm soát. Điện trường có thể tăng mạnh, khả năng vận chuyển hạt tải suy giảm, còn hiệu ứng kênh ngắn và dòng rò trở nên rõ rệt hơn.
Ngoài ra, việc chế tạo cấu trúc ba chiều đòi hỏi sự cân bằng giữa nhiều yếu tố: kích thước kênh, độ dày vật liệu, khả năng cách ly và độ chính xác của các bước quang khắc. Chỉ cải thiện một thành phần riêng lẻ là chưa đủ để tạo ra một quy trình sản xuất hiệu quả.
Ngay cả khi DUV có thể tạo ra những cấu trúc phù hợp nhờ các kỹ thuật xử lý bổ sung, quy trình vẫn phải chứng minh được độ ổn định trên diện tích wafer lớn. Các mẫu thử trong phòng thí nghiệm thường có quy mô và điều kiện kiểm soát khác xa dây chuyền sản xuất thương mại.
Vì thế, câu hỏi quan trọng trong giai đoạn tiếp theo sẽ là liệu hướng DUV kết hợp GAA có thể duy trì hiệu suất, độ đồng đều và tỷ lệ thành phẩm trong điều kiện sản xuất thực tế hay không.
Ý nghĩa của hướng DUV và GAA
Nghiên cứu của CAS chưa làm thay đổi vai trò của EUV trong ngành bán dẫn. EUV vẫn là một công nghệ quan trọng đối với nhiều lộ trình chip tiên tiến. Tuy nhiên, kết quả này cho thấy các quốc gia và doanh nghiệp có thể tìm cách kết hợp kiến trúc transistor mới với thiết bị hiện có để giảm sự phụ thuộc vào một con đường duy nhất.
Nếu tiếp tục được hoàn thiện, DUV cùng GAA có thể trở thành một phần trong chiến lược phát triển công nghệ bán dẫn độc lập hơn của Trung Quốc. Dẫu vậy, cần thêm thời gian để đánh giá khả năng mở rộng, chi phí và chất lượng sản phẩm trước khi đưa ra kết luận về hiệu quả thương mại.
Nói cách khác, Trung Quốc đã cho thấy một hướng thử nghiệm đáng chú ý để tiến gần hơn tới công nghệ dưới 3 nm, nhưng chưa thể khẳng định nước này đã sở hữu quy trình sản xuất chip 3 nm hoàn chỉnh. Thành công thực sự sẽ chỉ được xác nhận khi công nghệ vượt qua các bước tích hợp, kiểm thử và sản xuất hàng loạt.
Tilly Norwood lảm nhảm tiếng Trung khi phỏng vấn trực tiếp
Kenya thử xe cứu thương điện chạy bằng năng lượng Mặt Trời
Ba phút bên lừa, ngựa lùn có thể giúp người trẻ bình tĩnh hơn
Digit 5 biết quỳ xuống để tránh va chạm với con người
Claude bị lợi dụng trong vụ đột nhập kho mã nguồn OpenAI
Bán gương mặt cho AI: Cơ hội kiếm tiền và rủi ro hợp đồng
Chuột ghép tế bào não người: Bước tiến khoa học và ranh giới đạo đức
